bitleri dahil olmak üzere diğer eş-değerli bitler gibi çift pariteli bittir
Beşinci bit LRC bitlerinin tek pariteli olanıdır. (bütün parite bitleri üzerinden
hesaplanmaz)
Giriş verilerinden önce ve sonra saat senkronizasyonu yapılmalıdır
(Boş [NULL] veri
Sayfa:111
Dataclock seviyeleri
Normal işletim konumunda (varsayılan) giriş ve çıkış sinyalleri tanımlanır:
Veri
Darbe
Diğer konumlar (sadece çıkış içindir)
Veri
Ters Darbe
Ters Veri
Darbe
Ters Veri
Ters Darbe