5.17 I2C Seri Kontrol Veriyolu
Pin İsim Yön İşlev
29 SDA In/Out I2C data
30 SCL Output I2C clock
I2C arayüzü iki sinyali ihtiva eder; veri(SDA) ve clock(SCL). Hem SCL hem de SDL çıkarmalı
rezistörlere sahiptirler. Bunun neticesi olarak, veriyolu boş olduğu zamanlarda, hem SCL hem de
SDA YÜKSEK konumda bulunurlar.
I2C ‘nin TC35 uyarlaması, modül mastır olmak kaydıyla, sadece tek bir master modunu destekler.
SDA ve SCL ‘nin çıkış katları, kablolandırılmış-VE fonksiyonu için, açık-oluk ya da açık konnektöre
sahip olmalıdır. Kablolandırılmış-VE fonksiyonu I2C veriyolunun clock senkronizasyonu
fonksiyonunu SCL hattında gerçekleştirebilmesini sağlar. Kablolandırılmış-VE fonksiyonundan
dolayı, en uzun DÜŞÜK periyoduna sahip olan aygıt tarafından düşük tutulacaktır. Bunun bir
neticesi olarak da bu süreç boyunca daha kısa DÜŞÜK priyoduna sahip olan aygıt, YÜKSEK
bekleme durumunda olacaktır.
Alıcıların hızlı data transfer hızları ile başedebilmeleri amacıyla, clock senkronizasyonu bir
handshake mekanizması olarak kullanılabilir. Bir bit düzeyinde, bir slave I2C aygıtı veri aktarımını
alabilir, ancak diğer byte’ı almadan önce almış olduğu byte’ı depolamak için zamana ihtiyaç
duyar. Slave/alıcı; netice olarak SCL hattını düşük tutacaktır. Bildiri bitini alınan verinin ardından
gönderirken master’ı netice olarak bir bekleme konumuna sokacaktır. SCL bir kez slave
alıcısından, masterın bekleme konumu sona erecektir. 12c standardının bu özelliği GR 64 ce
desteklenir olup , clock-genişletimi olarak bilinir. 12c arayüzü standart mod olan 100kbps’i ve
hızlı m da 400kbps’i destekler. Ayrıca normal 7bit adreslemeyi ve genişletimiş 10bit adreslemeyi
de içerir.
Hızlı mod sinyal karekteristikleri:
Parametre Min Tip Max Birim
SCL clock frekansı 0 400 kHz
SCL clock için DÜŞÜK periyodu; 1.3 μs
SCL clock için YÜKSEK periyodu; 1.3 μs
Veri tutma süresi 0 0.9 μs
Her bir veri yolu hattı için kapasitif yükleme 400 pF
1/198 17-5/FCP 101 3595 62
53/91